Akcelerátor pro výpočet odezvy ADSL vedení
Charakteristika
Akcelerátor zrychluje výpočet simulace odezvy ADSL vedení složené z několika komunikačních linek. Komunikační linky se navzájem ovlivňují a jednotlivé příspěvky jsou zahrnuty do výsledné odezvy celého vedení. Akcelerátor je postaven na technologii FPGA (obvod fy Altera Stratix II) a je doplněn komunikačními funkcemi pro Matlab.
Popis Balíku
| Název | Akcelerátor pro výpočet odezvy ADSL vedení |
| Jméno souboru | ADSL.zip |
| Licence | Freeware (Viz soubor 'license.txt', obsažený v balíčku.) |
| Obsah balíku | ZIP archiv obsahující akcelerátor ADSL vedení (bitstream) a podpůrné programy pro Matlab |
| Velikost | 1700035 Bytes |
| Použité nástroje & platformy |
Matlab R14 nebo novější pro Windows, Quartus II Vývojová deska "Stratix II EP2S180 DSP Development Board" |
| Poznámky k instalaci | Viz soubor 'readme.txt' v balíčku. |
Kategorie Výsledku
| Číslo projektu | Sekce kontraktu | Rok | Kategorie v RIVu | Komentář |
| 1ET300750402 | 2.4 | 2008 | S | funkční vzorek |